[Back]

G. Fuchs, J. Grahsl, U. Schmid, A. Steininger, G. Kempf:
"Threshold Modules -- Die Schlüsselelemente zur Verteilten Generierung eines Fehlertoleranten Taktes";
Talk: Austrochip, Wien; 2006-10-11; in: "Austrochip Mikroelektroniktagung", (2006), 149 - 156.

Diese Arbeit umreißt Ziele und Lösungsansatz des prämierten FIT-IT "Embedded Systems" Projekts DARTS (Distributed Algorithms for Robust Tick Synchronization), das der Entwicklung einer Alternative zur herkömmlichen Taktgenerierung in VLSI Chips, Systems-on-Chip und PCB basierten Hardware-Systemen gewidmet ist. Anstatt das Taktsignal eines einzelnen Taktoszillators systemweit zu verteilen, wird in DARTS der Takt jeder Funktionseinheit mit Hilfe eines lokalen Taktgenerators erzeugt. Anders als im klassischen GALS-Ansatz (Globally Asynchronous Locally Synchronous) sind die lokalen Taktgeneratoren jedoch keine Oszillatoren, sondern Instanzen eines verteilten Algorithmus zur fehlertoleranten Taktgenerierung. Eine zentrale Stellung im Design solcher fehlertoleranter Algorithmen nehmen Threshold Modules ein. Nach einer Analyse der Anforderungen an Threshold Modules, die sich aus der Verwendung in asynchronen fehlertoleranten Anwendungen wie dem DARTS-Algorithmus ergeben, werden Implementierungsvarianten vorgestellt und deren Vor-/Nachteile diskutiert.

http://aleph.ub.tuwien.ac.at/F?base=tuw01&func=find-c&ccl_term=AC06586908

Project Head Andreas Steininger:
Verteilte Algorithmen für robuste Takt-Synchronisation