[Back]

J. Vilanek:
"Zur Rolle der Verifikation im Designprozess digitaler integrierter Schaltungen";
Supervisor, Reviewer: A. Steininger, R. Eier; Institut für Technische Informatik, 2001.

This work deals with the principles of verification
of digital integrated circuits and their application.
Based on the definition of validation, simulation and test all
levels of verification of an ASIC- and FPGA design are discussed. For the
various levels of abstraction according to Gajski and Kuhn
verification environments are generated that
test the specific aspects of the respective abstraction level.
To maximize synergy effects for testpattern generation, we consider
the test hardware and the test environment already in the
specification of the simulation environment. We apply the
theortical results to the design of simulation and test hardware
in case studies.

The increasing integration level allows the design of very
complex digital integrated circuits which are
difficult to simulate within reasonable time using
conventional unix platforms. Therfore this work is also concerned
with the option of speeding up simulation with a
hardware accelerator. After the introduction of the functional principles
of hardware accaleration we show performance measurements for
the ASIC design. From the analysis of the performance results,
we eleborate criteria for the technically and commercially reasonable use of
a hardware accelerator.

As a starting point for this work, we employ VHDL models of
communication controllers which are detailed as
case studies in the appendix.
The VHDL models are one ASIC design and three FPGA designs, which
are currently in industrial use. The ASIC design is an autonomous
communication controller with an integrated processor core. The FPGA
designs build the communication enviroment for a DSP.

Diese Arbeit beschreibt die Prinzipien der Verifikation
von digitalen integrierten Schaltungen und deren Anwendung.
Aufbauend auf den Definitionen von
Validierung, Simulation und Test werden alle Ebenen der Verifikation
von ASIC- und FPGA-Designs diskutiert.
Für die verschiedenen Abstraktionsebenen nach Gajski und Kuhn
werden beispielhaft Verifikationsumgebungen generiert,
die die jeweils spezifischen Aspekte testen.
Um Synergieeffekte bei der Generierung von Testmustern zu nutzen,
werden die Testhardware und die Testumgebung in die Spezifikation
der Simulationsumgebungen mit eingebunden.
Aufbauend auf den theoretsich gewonnenen Erkenntnissen,
werden für die Fallbeispiele Simulationsumgebungen und Testhardware
entworfen.

Die immer höher werdende Integrationsdichte
ermöglicht den Entwurf von sehr komplexen digitalen Schaltungen, die mit
herkömmlichen Simulationen auf Unixrechnern nicht mehr oder nur sehr
zeitintensiv durchgeführt werden können. Daher beschäftigt sich diese
Arbeit zusätzlich mit den Möglichkeiten der Beschleunigung von
Simulation durch Hardwarebeschleuniger.
Nach einer Vorstellung der Funktionsprinzipien
von Hardwarebeschleunigern werden Performancemessungen anhand der
ASIC-Entwicklung diskutiert. Aus der Analyse der erzielten
Performanceergebnisse werden schließlich Kriterien
für den technischen und wirtschaftlichen Einsatz eines
Hardwarebeschleunigers erarbeitet.

Als Ausgangspunkt der hier vorgestellten Arbeit dienen VHDL-Modelle
von Kommunikationskontrollern die als Fallbeispiel angeführt werden.
Bei den VHDL-Modellen handelt es sich um
eine ASIC-Entwicklung und drei FPGA-Entwicklungen,
die sich derzeit im industriellen Einsatz
befinden. Die ASIC-Entwicklung stellt einen autonomen Kommunikationskontroller
mit Prozessorkern dar.
Die FPGA-Entwicklungen bilden die Kommunikationsumgebung für
einen DSP.