Talks and Poster Presentations (with Proceedings-Entry):
R. Kirner, C. Scheidler, G. Grünsteidl, U. Virnich, S. Boutin, J. Rennhack, R. Lang, M. Pisecky, Y. Papadopoulos:
"Systems Engineering von zeitgesteuerten Systemen - das SETTA Prozessmodell";
Talk: VDI/VDE GMA Fachtagung, Steuerung und Regelung von Fahrzeugen und Motoren,
Mannheim, Deutschland;
2002-04-15
- 2002-04-16; in: "Tagungsband der VDI/VDE GMA Fachtagung, Steuerung und Regelung von Fahrzeugen und Motoren - AutoReg ",
(2002),
662
- 676.
German abstract:
Zusammenfassung: Das Projekt SETTA befasst sich mit dem Systems Engineering von sicherheitskritischen verteilten Echtzeitsystemen unter besonderer Berücksichtigung von zeitgesteuerten Systemen. Das Ziel ist die Erhöhung des Reifegrads in frühen Entwicklungsphasen sowie eine engere Verzahnung der funktionalen Entwicklung mit der Sicherheitsanalyse. Das im Rahmen des Projekts erarbeitete Prozessmodell sowie die unterstützenden Werkzeuge werden durch Pilotapplikationen aus dem Automobil-, dem Luftfahrt- und dem Bahnbereich evaluiert. Das Projekt wurde nach einer Laufzeit von 25 Monaten am 31.1.2002 offiziell beendet.
Electronic version of the publication:
http://www.vmars.tuwien.ac.at/php/pserver/extern/docdetail.php?DID=842&viewmode=published&year=2002
Created from the Publication Database of the Vienna University of Technology.