[Zurück]

G. Bauer:
"Transparent Fault Tolerance in a Time-Triggered Architecture";
Betreuer/in(nen), Begutachter/in(nen): H. Kopetz; Institut für Technische Informatik, 2001.

Das ständig sinkende Preis/Leistungsverhältnis digitaler Microcontroller erlaubt den Ersatz herkömmlicher elektro-mechanischer Regelungssysteme durch digitale. Digitale Regelungen reduzieren Kosten und Gewicht und ermöglichen zusätzliche Funktionalität sowie skalierbare Zuverlässigkeit. Speziell der letzte Punkt rechtfertigt ihren Einsatz in sicherheitskritischen Anwendungen wie etwa der Luftfahrt oder des Automobilbereiches, deren Anforderungen an die Zuverlässigkeit nur durch den Einsatz von Fehlertoleranz erfüllt werden können.

Allerdings erhöht Fehlertoleranz die Komplexität der digitalen Systeme und damit die Kosten für Entwicklung, Verifikation und Zertifizierung. Speziell der Einsatz proprietärer Fehlertoleranz bedingt eine erneute Verifizierung und Zertifizierung wenn Details der Regelung Änderungen unterworfen werden.

Im Rahmen dieser Dissertation wird eine generische Fehlertoleranzschicht präsentiert, die für Anwendungen sowohl im Zeit-als auch im Wertebereich unsichtbar bleiben kann. Diese Transparenz ermöglicht die Entwicklung von Anwendungen, ohne dabei Fehlertoleranz berücksichtigen zu müssen. Außerdem können die Dienste einer generischen Fehlertoleranzschicht unabhängig von der jeweiligen Anwendung verifiziert und zertifiziert werden. Diese Eigenschaften tragen zu einer Verkürzung der Entwicklungszeit bei und reduzieren somit die Entwicklungskosten.

Die vorgestellte transparente Fehlertoleranzschicht baut dabei auf einer zeitgesteuerten Architektur auf. Wir werden zeigen, wie die Eigenschaften einer derartigen Architektur genutzt werden können, um transparente Fehlertoleranz im Wertebereich zu ermöglichen. Weiters erlaubt ein zeitgesteuertes System die zeitliche Entkoppelung seiner Komponenten und bietet somit die Basis für transparente Fehlertoleranz im Zeitbereich. Eine im Zuge der Arbeit an dieser Dissertation erstellte Prototypimplementierung, die auf dem zeitgesteuerten Kommunikationssystem TTP/C aufbaut, demonstriert die Umsetzbarkeit des vorgestellten Konzepts.

The constantly decreasing price/performance ratio of digital microcontrollers enables system engineers to replace traditional electro-mechanical control devices by digital control systems. Digital control saves costs and weight, introduces additional functionality, and allows for scalable reliability. This last point justifies the use of digital control in safety-critical applications like airborne systems and computer-controlled cars where reliability requirements can only be met if fault tolerance is introduced.

The introduction of fault tolerance, however, increases the complexity of the digital control system and, thus, the costs for development, verification, and certification. In particular, the use of a proprietary fault tolerance layer requires renewed verification and certification of fault-tolerance mechanisms if applications are subject to changes.

This thesis presents a generic fault tolerance layer, which can be transparent to applications in both the time and the value domain. Transparency allows application design and implementation without having to be concerned with redundancy issues. Further, generic fault tolerance services may be verified and certified once for all possible applications. These properties contribute to a reduction of the time-to-market period and, consequently, save development costs.

To achieve transparency in both the time and the value domain, this fault tolerance layer is based on a time-triggered computing paradigm. We will show how the properties of a time-triggered computing and communications environment support the design of transparent fault tolerance in the value domain. Further, we will demonstrate that a time-triggered approach allows temporal de-composition of components thus enabling transparent fault tolerance in the time domain. Finally, as a proof of concept, we will present a prototype implementation of the fault tolerance layer based on the time-triggered communications protocol TTP/C.

http://www.vmars.tuwien.ac.at/php/pserver/extern/docdetail.php?DID=347&viewmode=thesis