[Zurück]


Zeitschriftenartikel:

K. Thaller, A. Steininger:
"A Transparent Online Memory Test for Simultaneous Detection of Functional Faults and Soft Errors in Memories";
IEEE Transactions on Reliability, 52 (2003), 4; S. 413 - 422.



Kurzfassung deutsch:
Der hier vorgestellte Transparent On-line Memory Test (TOMT) wurde speziell für den on-line Test von wort-orientierten Speichern mit Parity oder Hamming-Sicherung entwickelt. Durch eine spezielle Verschränkung aus wort-orientiertem und bit-orientiertem Test können eine Fehlerabdeckung und eine Testdauer erreicht werden, die vergleichbar mit dem populären March C- Algorithmus sind. Im Unterschied zu ähnlichen Methoden gewährleistet TOMT, dass innerhalb einer Testperiode sämtliche Speicherzellen aktiv getoggelt werden. Dadurch können neben Soft Errors auch funktionale Fehler zuverlässig erkannt und damit Fehlerakkumulation verhindert werden. In dem Artikel werden ausgehend von einem Basis-Algorithmus unterschiedliche Varianten von TOMT hinsichtlich Fehlerabdeckung und Testdauer untersucht. Eine Prototyp-Implementierung für SRAMs wird vorgestellt, die - integriert in ein Standard Prozessor/Speicher-Interface - den transparenten online Speichertest selbständig ausführt. Anhand dieser Implementierung werden Hardware-Overhead und Verlängerung der Speicherzugriffszeit beleuchtet.

Kurzfassung englisch:
The Transparent Online Memory Test (TOMT) introduced here has been specifically developed for online testing of word-oriented memories with parity or Hamming protection. Careful interleaving of a word-oriented and a bit-oriented test facilitates a fault coverage and a test duration comparable to the widely used March C- algorithm. Unlike similar methods TOMT actively exercises all bit cells in memory within one test period. Hence it not only detects soft errors but also functional faults and reliably prevents fault accumulation. Different variants of the basic TOMT algorithm are investigated in terms of fault coverage and test time. A prototype implementation for SRAM is introduced which - integrated into a standard processor/memory interface - autonomously performs the transparent online memory test. The trade-offs in terms of hardware overhead and memory access delay caused by this system integration are explored.


Online-Bibliotheks-Katalog der TU Wien:
http://aleph.ub.tuwien.ac.at/F?base=tuw01&func=find-c&ccl_term=AC04968326


Erstellt aus der Publikationsdatenbank der Technischen Universität Wien.