[Back]


Doctor's Theses (authored and supervised):

W. Friesenbichler:
"Effects and Mitigation of Transient Faults in Quasi Delay-Insensitive Logic";
Supervisor, Reviewer: A. Steininger, H. Vierhaus; Institut für Technische Informatik, 2012.



English abstract:
Asynchronous Quasi Delay-Insensitive (QDI) logic offers an improved fault tolerance
compared to common synchronous logic. Its delay-insensitive encoding makes QDI circuits
not only robust to varying delays but also highly insensitive to transient faults, as such
faults likely generate illegal data that is simply ignored.
To describe these fault effects in a quantitative manner, a model that includes all
assumptions and boundary conditions has to be employed on. With existing models one
has to make a trade-off between the level of detail they provide and their complexity.
In this work, a new trace based fault model is developed. It covers both unprotected as
well as hardened QDI circuits in the necessary level of detail, while still only moderate
computational efforts are required to analyze real-world circuits. A trace is the sequence
of all signal transitions a circuit receives and generates. As that sequence can be used to
synthesize QDI circuits, it only seems to be natural to utilize traces for the description
of QDI circuits in a faulty environment as well. Thereby the developed model is used to
identify problematic fault scenarios and to derive their relative probability.
In the field of QDI circuits, different hardening strategies exist. Based on the insights
gained from the trace based fault model, a new method called duplication and rail crosscoupling
is derived. The idea is to re-arrange the particular rails of QDI signals in such a
way that a transient fault will lead to an illegal code that prevents the fault from being
processed. Such a hardened QDI circuit simply waits until the transient fault decays or
it deadlocks for indefinite time, but without propagating any data errors. The initial
approach was refined and led to the modified DRXS / DRXX / DRS methods, which
are investigated in more detail.
For a systematic assessment of the proposed hardening methods two complementary
approaches using simulation and hardware based fault injection are applied. While related
tools are described in literature, these do not appropriately consider the peculiarities of
QDI logic. Consequently, two customized fault injection tools are developed, one for fault
simulation and one for fault emulation. These tools allow an adequate investigation of
transient fault effects, thereby backing up the theoretic results from both the trace based
fault model as well as the proposed hardening methods. Several basic test circuits as
well as one moderately complex signal processing application are selected to verify the
predicted fault tolerance of the different hardening strategies. It is shown that a clever rearrangement
of a duplicated QDI circuit helps to improve the tolerance against transient
faults significantly, while keeping the hardware overhead low.

German abstract:
Asynchrone Quasi Delay-Insensitive (QDI) Logik liefert eine im Vergleich zu synchroner
Logik verbesserte Fehlertoleranz. Die delay-unabh¨angige Kodierung macht sie
nicht nur robust gegen¨uber ver¨anderlichen Verz¨ogerungen sondern auch insensitiv gegen
transiente Fehler, da solche mit hoher Wahrscheinlichkeit illegale Daten erzeugen die einfach
ignoriert werden.
Um die Effekte von transienten Fehlern zu beschreiben, muss zuerst ein Modell mit
s¨amtlichen Annahmen und Randbedingungen gefundent werden. Existierende Modelle
gehen dabei oft einen Kompromiss zwischen Detailierungsgrad und Komplexit¨at ein. In
dieser Arbeit wird ein auf Traces basierendes Modell entwickelt, das sowohl ungesch¨utzte
als auch geh¨artete QDI Schaltungen ausreichend detailiert beschreibt und gleichtzeitig den
Aufwand zur Analyse von realistischen Schaltungen in Grenzen h¨alt. Ein Trace beschreibt
die Abfolge aller Signalereignisse einer Schaltung. Da diese Abfolge auch zur Synthese
von QDI Schaltungen verwendet werden kann, scheint es nur nat¨urlich die selbe Methodik
auch f¨ur die Schaltungsbeschreibung in einer fehlerbehafteten Umgebung einzusetzen. Das
entwickelte Modell dient sowohl zur Identifizierung von problematischen Fehlerszenarios
als auch zur Berechnung deren relativer Wahrscheinlichkeit.
Im Bereich der QDI Schaltungen existieren unterschiedliche H¨artungsverfahren. Auf
Basis der Erkenntnisse des Trace-Modells wird eine neue Methode namens duplication
and rail cross-coupling abgeleitet. Die Idee ist die einzelnen Leitungen eines QDI Signals
so umzuordnen, dass ein transienter Fehler zu einem illegalen Code f¨uhrt, der eine Weiterverarbeitung
verhindert. Die Schaltung wartet bis der Fehler wieder verschwindet oder
bleibt f¨ur immer stehen, ohne falsche Daten zu verbreiten. Der erste Ansatz dieser Idee
f¨uhrt schließlich zu den verfeinerten DRXS / DRXX / DRS-Methoden, welche genauer
untersucht werden.
F¨ur eine systematische Untersuchung der vorgeschlagenen Verfahren werden komplement
¨are Fehlerinjektionsexperimente auf Simulations- und Hardware-Ebene angewandt.
Da etablierte Verfahren die Besonderheiten von QDI Logik nicht ausreichend ber¨ucksichtigen,
werden zwei individuell angepasste Fehlerinjektionswerkzeuge entwickelt, eines f¨ur Fehlersimulation
und eines f¨ur Fehleremulation. Diese erlauben eine adquate Untersuchung
von transienten Fehlereffekten und erlauben so eine Best¨atigung der theoretischen Erkenntnisse
des Trace-Modells als auch auf die vorgeschlagenen H¨artungsverfahren. Einige
grundlegende Testschaltungen sowie eine komplexere Signalverarbeitungsanwendung werden
ausgew¨ahlt, um die prognostizierte Fehlertoleranz der unterschiedlichen Verfahren
zu ¨uberpr¨ufen. Es wird gezeigt, dass eine intelligente Neu-Anordnung einer duplizierten
QDI Schaltung die Toleranz gegen transiente Fehler signifikant verbessert, w¨ahrend der
zus¨atzliche Schaltungsaufwand klein gehalten werden kann.

Created from the Publication Database of the Vienna University of Technology.